• Ешқандай Нәтиже Табылған Жоқ

ЭЕМ-ді ұйымдастыру

N/A
N/A
Protected

Academic year: 2023

Share "ЭЕМ-ді ұйымдастыру"

Copied!
103
0
0

Толық мәтін

(1)

МАЗМҰНЫ

КІРІСПЕ... 3

НЕГІЗГІ ТЕРМИНДЕР ЖӘНЕ АНЫҚТАУЛАР... 4

ЭЕМ-НІҢ НЕГІЗГІ ФУНКЦИОНАЛДЫҚ ЭЛЕМЕНТТЕРІ, I БӨЛІМ... 6

ЭЕМ-НІҢ НЕГІЗГІ ФУНКЦИОНАЛДЫ ЭЛЕМЕНТТЕРІ, II БӨЛІМ... 15

АРИФМЕТИКАЛЫҚ-ЛОГИКАЛЫҚ ҚҰРЫЛҒЫ... 21

БАСҚАРУ ҚҰРЫЛҒЫЛАРЫ... 26

ЕСТЕ САҚТАУ ҚҰРЫЛҒЫСЫ... 31

32-РАЗРЯДТЫ МИКРОПРОЦЕССОРДЫҢ АРХИЕКТУРАСЫ... 39

МУЛЬТИПРОГРАММАЛЫҚ ЭЕМ ЖҰМЫСЫН ҰЙЫМДАСТЫРУ... 41

РЕСУРСТАРДЫ УЛЕСТІРУ ТӘРТІБІ ЖӘНЕ МУЛЬТИПРОГРАММАЛЫ ЭЕМ-НІҢ ЖҰМЫС ІСТЕУІНІҢ НЕГІЗГІ РЕЖИМДЕРІ... 47 ЖАДТЫ БАСҚАРУ ЖҮЙЕСІ... 51

ДЕРБЕС ЭЕМ-дегі ЖАДЫНЫ БАСҚАРУ ЖҮЙЕСІ... 56

МУЛЬТИПРОГРАММАЛЫҚ ЭЕМ-гі ЖАДЫНЫ ҚОРҒАУ... 60

АҚПАРАТТЫ ЕҢГІЗУ-ШЫҒАРУ... 65

ЕСЕПТЕУ ЖҮЙЕЛЕРІНIҢ АРХИТЕКТУРАСЫ. МӘЛIМЕТТЕРДIҢ ПАРАЛЛЕЛЬ ӨҢДЕУI БОЙЫНША АРХИТЕКТУРАЛАРДЫҢ КЛАССИФИКАЦИЯСЫ... 70 ЕСЕПТЕУ ЖҮЙЕЛЕРІНIҢ АРХИТЕКТУРАСЫ. SMP ЖӘНЕ MPP- АРХИТЕКТУРАЛАРЫ. ГИБРИДТІК АРХИТЕКТУРА (NUMA). КӨП ДЕҢГЕЙЛІ ИЕРАРХИЯЛЫ ЖАД КОГЕРЕНТТІЛІГІН ҰЙЫМДАСТЫРУ... 72 ЕСЕПТЕУ ЖҮЙЕЛЕРІНІҢ АРХИТЕКТУРАСЫ. PVP-АРХИТЕКТУРАСЫ. КЛАСТЕРЛЫ АРХИТЕКТУРА……… 76 ТЕСТІК СҰРАҚТАР... 82

ӘДЕБИЕТТЕР ТІЗІМІ... 105

(2)

3 КІРІСПЕ

I-4004 микропроцессор шығару бойынша бірінші хабарламаны1971 жылда Intel фирмасы жариялады. Интегралдық схемасынөндіру технологиясын мейлінше жетілдіру және дамыту миропроцессорды жасауға әкелді. ЭЕМ-нің архитектурасын бір интегралдық схемада іске асыруға әкелді. Микросхеманың интеграция дәрежесін жоғарылату МП-да берілген программа бойынша жұмыс істейді. Микропроцессор аппаратының құралдары ЭЕМ процессорының құрылымын қайталайды. Соның ішінде:

арифметикалық логикалыққұрылығысы; басқару құрылғысы және бірнеше жұмысшы регистрлер бар. МП бір немесе бірнеше интегралдық схемадан тұруы мүмкін. Бұл ингетралдық схемалар орындайтын функцияларының принциптері бойынша бөлінген.

Микропроцессор(МП) – жұмыс атқару жүйесін программалық түрдеөзгерте отырып, мәліметтерді өңдеп, түрлендіріп бере алатын бір немесе бірнеше үлкен интегралды схемалар жинағы. Интегралдық схеманың өндіріс технологиясын мейлінше жетілдірубойынша

МП-дың бес буындары пайда болды, олар өзінің техникалық сипаттамаларымен ерекшеленеді:

 Бірінші – баяу әрекеттегі төртразрядтық МП (команданы орындау уақыты 10-20 мкс) – жиынтығы, жадының көлемі және адресацияның түрлері біршама шектелген.

 Екінші –команданы орындайтын уақыты 2-5 мкс бойынша төрт және сегізразрядтық МП-лар командалардың жиынтығы, жадының көлемі және әр түрлі адресацияның (үлкейтілген) кеңейтілген болуы. Бұл МП-ларды пайдаланғанда оңай болады, себебі үлкен интегралдық схемалар бірге тіркесетін топамасымен және өзара бірін-бірі толықтырумен ерекшеленеді.

 Үшінші – шапшаңдылық секциялық МП (100…300 нс-команданы орындайтын уақыты) биполярлық технологияны пайдалану және микропрограммалық басқару принципі бойынша орындалынған, сонымен қатар 16-разрядтық процессоры, арнайы процессорлары бар.

 Төртінші – кірістірілгендер енгізу-шығару порттар және сақтайтын құрылғылар мен ішінде біркристалдық микроЭЕМ, 32-разрядтық МП-лар.

 Бесінші – 64-разрядтық МП-лар. Қазіргі уақытта МП-лар барлық қызмет аудандары іске қосылған. Балалар микроЭЕМ көмегі арқылы жазуды, санауды үйренеді, студенттер, оқушылар гуманитарлық (қоғамдық) және техникалық ғылымын оқып біледі.

Оқулықта ЭЕМ-нің негізгі функционалдық элементтері, арифметикалық-логикалық құрылғылар, басқару құрылғылары, есте сақтау құрылғысы, 32-разрядты микропроцессордың архиектурасы, мультипрограммалық ЭЕМ жұмысын ұйымдастыру, ресурстарды улестіру тәртібі және мультипрограммалы ЭЕМ-нің жұмыс істеуінің негізгі режимдері, жадты басқару жүйесі, дербес ЭЕМ-дегі жадыны басқару жүйесі, мультипрограммалық ЭЕМ-гі жадыны қорғау, ақпаратты еңгізу-шығару, есептеуiш жүйелерінiң архитектурасы, мәлiметтердiң параллель өңдеуi бойынша архитектуралардың классификациясы, есептегіш жүйелерінiң архитектурасы, SMP және MPP-архитектуралары, гибридтік архитектура (NUMA), көп деңгейлі иерархиялы жад когеренттілігін ұйымдастыру, есептеу жүйелерінің архитектурасы,PVP- архитектурасы, кластерлы архитектура қарастырылған

(3)

4

НЕГІЗГІ ТЕРМИНДЕР ЖӘНЕ АНЫҚТАУЛАР

Адрес –Регистрді, жады ұяшығын, есте сақтау құрылғысының алқабын, сыртқы құрылғыны немесе желі торабының өзгешеліктерін, анықтаушы сан код немесе индентификатор. 2-команданың операнды көрсетуші бөлігі. 3 хабардың адресатты (алушыны) көрсетуші бөлігі. ЭСМ-дің есте сақтайтын объектінің тұрған орнын көрсету.

Алгоритм – берілген есепті қадамдық процедура түрінде шешу үшін қажетті операциялардың мазмұны мен орындау тәртібін түпкілікті анықтайтын нұсқаулар жиынтығы.

Аналогті – цифрлық түрлендіргіш (АЦТ) – аналогті (үздіксіз) сигналды талдап оны дискретті (үздікті) сигналға түрлендіретін құрылғы.

Арифметикалық-логикалық құрылғы (АПҚ) – ЭВМ құрамындағы арифметикалық және логикалық операцияларды орындайтын құрылғы.

Ассемблер тілі – элементтерінің құрылымы машина тілінің командаларының форматтарына сәйкес келетін төменгі деңгейлік программалау тілі.

Байт – информацияның 8 битке тең өлшем бірлігі. Мұны компьютер біртұтас бірлік ретінде қарастырады. Байтпен компьютерде қолданылатын қажетті символдарды кодтайды.

Бит – информация мӛлшерін өлшеудің екілік кодтағы бірлігі. Оның шамасы мүмкіндігі (ықтималдығы) тең тек екі жағдайдың бірі туралы информацияға тең («бит» - ағылшынша екілік сан деген сөз).

Бод – информацияны беру жылдамдығының өлшемі, 1 бод секундына 1 бит информация беру деген сөз.

Буфер – мәліметтер алмасуы кезіндегі алмасу жылдамдықтарының, мәліметтер блогының өлшемдерінің және оқиғалардың пайда болуының кезеңдерінің айырмашылықтарын үйлестіруге пайдаланатын машина жадысының өрісі немесе арнайы құрылғы.

Вентиль(Veiltil - клапан) - электр тогының бағытына байланысты жоғары және төмен өткізгіштігі бар электр аспаптары

Графиксалғыш – мәліметтерді графикалық пішінде қағазға және т.б. мәлімет тасуышқа шығару құрылғысы.өлшемі, дәлдігі, жылдамдығы, шығару түстері, басқа да көрсеткіштеріне қойылатын талаптарға сәйкес графиксалғыштардың кӛптеген түрлері кездеседі.

Дисплей – деректерді ЭЕМ-ге енгізу және электронды-сәулелік түтік экранында тіркеп, кескіндеу мен оны немесе экранды пульт. Олар ЭЕМ мен маман- оператордың арасында оперативті (қолма-қол) түрде информация алмасуы қажет жағдайларда қолданылады. ЭЕМ-ге деректерді енгізу, қайта шығарып алу, т.с.с.

клавиатура және «сәулелі қаламұш», «джойстик» арқылы жасалынады. Сөздің ұзындығы – бір машиналық сөзде биттің саны.

Есте сақтаушы құрылғы (ЕСҚ) - жады-деректерді автоматты түрде қайталап бере алатын күйінде жазып алатын құрылғы.

Жады– информацияны сақтауға арналған құрылғы.

Интерфейс – микропроцессор мен сыртқы құрылғылар арасындағы деректер ағыны мен олардың кӛлемін (форматтарын) басқаратын құрылғылар.

Команда – нұсқау деп компьютерге қажетті амалдарды (операцияларды) орындауға берілетін кез-келген бұйрықты, нұсқауды айтады. Белгілі операцияны орындаушы құрылғының орындауына сәйкес келетін басқарушы сигнал.

Контролер – сыртқы құрылғыларды басқаратын құрылғы. Орташа, үлкен және үлкен ЭВМ-дерде бұл құрылғыларды басқаратын құрылғы деп атайды және ол аса

(4)

5

күрделі болып келеді. Дербес компьютерлерде, МИНИ және микро ЭЕМ-дерде контролер микрропроцессор құрамына енгізілген, яғни БИС –пайдаланылған жүйелер ішіндегі модуль болып есептелінеді.

Программа – ЭЕМ орындаған кезде қойылған мәселені (есепті) шешуге болатын командалар мен оперторлардың реттелген тізімі

Магистарль – микропроцессор құрылымының микропроцессорлық жүйенің әр түрлі элементтерінің перифейлік құрылғылармен информация алмасуына арналған әмбебап шина.

Микропроцессорлық комплект (МПК) – микропроцессорлық үлкен интегралдық схемалар комплекті – микропроцессорлар мен микропроцессорлық жүйелерді құрастыруға арналған үлкен интегралдық схемалардың бір-бірімен тіркестіруге, жалғастыруға ыңғайланған жиынтығы.

Микропроцессорлық жүйе (МПЖ) – информацияны түрлендіру процесін іске асыру үшін пайдаланылатын микропроцессорлық өңдеуші жады және енгізу- шығару құрылғыларының жиынтығы.

Модем (модулятор-демодулятор) – мәліметтерді белгілі байланыс жолы бойымен ары-бері жеткізу үшін жарамды түрде түрлендіретін құрылғы.

Регистр – берілген мәліметтерді, информацияны өңдеу барысында уақытша есте сақтауға арналған электрондық (функционалдық) құрылғы (блогі).

Стек – адрессіз ес түрі. Стек көрсеткіші атты регистр арқылы адрестелетін жады аумағы. Стек көсреткішіндегі дерек жады аумағының түбіндегі ұяшықтың адресін көрсетеді.

Триггер (Trigger, flip-flop) —екі орнықты қалып-күйінің біреуінде ғана болатын цифрлық техниканың элементі. Екілік жүйеде берілген ақпаратты сақтау үшін қолданылады. Триггердің RS, JK, Т, D, DV және т.б. түрлері болады;

Шина – жалпы қызмет белгісі бойынша біріктірілген информация тасымалдау жолдары, мысалы: берілген мәліметтер шинасы, адрестер шинасы, басқару шинасы.

(5)

6

ЭЕМ-НІҢ НЕГІЗГІ ФУНКЦИОНАЛДЫҚ ЭЛЕМЕНТТЕРІ, I БӨЛІМ

Дәрісте ЭЕМ-нің келесідей негізгі функционалдық элементтері қарастырылады:

дешифратор, шифратор, әртүрлі типті триггерлер, санауыш, сақтау және жылжыту регистрлары. Элементтердің ішкі құрылымы, жұмысының уақыттық диаграммалары сипатталады. Бұл элементтердің орны мен рөлі әртүрлі түйіншектер мен ЭЕМ элементтерінің құрылымын құрастырғанда анықталады.

Кез келген компьютердің элементтік базасының негізін құрайтын кейбір схемаларын қарастырайық.

Дешифратор

Дешифратор деп n кірісі бар және 2n шығысы бар және кірісіндегі екілік кодты шығысындағы унитарлық кодқа түрлендіретін комбинациялық схеманы айтамыз.

Унитарлық деп бір және тек бір ғана бірлікті құрайтын екілік код аталады, мысалы 00100000. Дешифратордың үш кірісінің шартты графикалық белгіленуі 1.1 суретте келтірілген.

Сурет 1.1Үш кірісті дешифратордың шартты графикалық белгіленуі

Дешифратордың шығысындағы "1" разряд нөмірі оның кірісіндегі кодпен анықталады. Төменде үш кірісті дешифратордың ақиқат кестесі келтірілген (1.1 кесте).

1.1 кесте. Үш кірісті дешифратордың ақиқат кестесі

Кірістері Шығыстары

2 1 0 0 1 2 3 4 5 6 7

0 0 0 1 0 0 0 0 0 0 0

0 0 1 0 1 0 0 0 0 0 0

0 1 0 0 0 1 0 0 0 0 0

0 1 1 0 0 0 1 0 0 0 0

1 0 0 0 0 0 0 1 0 0 0

1 0 1 0 0 0 0 0 1 0 0

1 1 0 0 0 0 0 0 0 1 0

1 1 1 0 0 0 0 0 0 0 1

Дешифраторды бір элементті «Штрих Шеффер» базисінде жүзеге асыру айтарлықтай қарапайым, өйткені ақиқат кестесінде әрбір кіріс үшін тек бір ғана бірлік бар. 1.2 суретте дешифратордың шығыстарының бірінде сигналдың пайда болуының құрылымдық схемасы келтірілген (f5сигналы 5-ші шығыста):

6

ЭЕМ-НІҢ НЕГІЗГІ ФУНКЦИОНАЛДЫҚ ЭЛЕМЕНТТЕРІ, I БӨЛІМ

Дәрісте ЭЕМ-нің келесідей негізгі функционалдық элементтері қарастырылады:

дешифратор, шифратор, әртүрлі типті триггерлер, санауыш, сақтау және жылжыту регистрлары. Элементтердің ішкі құрылымы, жұмысының уақыттық диаграммалары сипатталады. Бұл элементтердің орны мен рөлі әртүрлі түйіншектер мен ЭЕМ элементтерінің құрылымын құрастырғанда анықталады.

Кез келген компьютердің элементтік базасының негізін құрайтын кейбір схемаларын қарастырайық.

Дешифратор

Дешифратор деп n кірісі бар және 2n шығысы бар және кірісіндегі екілік кодты шығысындағы унитарлық кодқа түрлендіретін комбинациялық схеманы айтамыз.

Унитарлық деп бір және тек бір ғана бірлікті құрайтын екілік код аталады, мысалы 00100000. Дешифратордың үш кірісінің шартты графикалық белгіленуі 1.1 суретте келтірілген.

Сурет 1.1Үш кірісті дешифратордың шартты графикалық белгіленуі

Дешифратордың шығысындағы "1" разряд нөмірі оның кірісіндегі кодпен анықталады. Төменде үш кірісті дешифратордың ақиқат кестесі келтірілген (1.1 кесте).

1.1 кесте. Үш кірісті дешифратордың ақиқат кестесі

Кірістері Шығыстары

2 1 0 0 1 2 3 4 5 6 7

0 0 0 1 0 0 0 0 0 0 0

0 0 1 0 1 0 0 0 0 0 0

0 1 0 0 0 1 0 0 0 0 0

0 1 1 0 0 0 1 0 0 0 0

1 0 0 0 0 0 0 1 0 0 0

1 0 1 0 0 0 0 0 1 0 0

1 1 0 0 0 0 0 0 0 1 0

1 1 1 0 0 0 0 0 0 0 1

Дешифраторды бір элементті «Штрих Шеффер» базисінде жүзеге асыру айтарлықтай қарапайым, өйткені ақиқат кестесінде әрбір кіріс үшін тек бір ғана бірлік бар. 1.2 суретте дешифратордың шығыстарының бірінде сигналдың пайда болуының құрылымдық схемасы келтірілген (f5сигналы 5-ші шығыста):

6

ЭЕМ-НІҢ НЕГІЗГІ ФУНКЦИОНАЛДЫҚ ЭЛЕМЕНТТЕРІ, I БӨЛІМ

Дәрісте ЭЕМ-нің келесідей негізгі функционалдық элементтері қарастырылады:

дешифратор, шифратор, әртүрлі типті триггерлер, санауыш, сақтау және жылжыту регистрлары. Элементтердің ішкі құрылымы, жұмысының уақыттық диаграммалары сипатталады. Бұл элементтердің орны мен рөлі әртүрлі түйіншектер мен ЭЕМ элементтерінің құрылымын құрастырғанда анықталады.

Кез келген компьютердің элементтік базасының негізін құрайтын кейбір схемаларын қарастырайық.

Дешифратор

Дешифратор деп n кірісі бар және 2n шығысы бар және кірісіндегі екілік кодты шығысындағы унитарлық кодқа түрлендіретін комбинациялық схеманы айтамыз.

Унитарлық деп бір және тек бір ғана бірлікті құрайтын екілік код аталады, мысалы 00100000. Дешифратордың үш кірісінің шартты графикалық белгіленуі 1.1 суретте келтірілген.

Сурет 1.1Үш кірісті дешифратордың шартты графикалық белгіленуі

Дешифратордың шығысындағы "1" разряд нөмірі оның кірісіндегі кодпен анықталады. Төменде үш кірісті дешифратордың ақиқат кестесі келтірілген (1.1 кесте).

1.1 кесте. Үш кірісті дешифратордың ақиқат кестесі

Кірістері Шығыстары

2 1 0 0 1 2 3 4 5 6 7

0 0 0 1 0 0 0 0 0 0 0

0 0 1 0 1 0 0 0 0 0 0

0 1 0 0 0 1 0 0 0 0 0

0 1 1 0 0 0 1 0 0 0 0

1 0 0 0 0 0 0 1 0 0 0

1 0 1 0 0 0 0 0 1 0 0

1 1 0 0 0 0 0 0 0 1 0

1 1 1 0 0 0 0 0 0 0 1

Дешифраторды бір элементті «Штрих Шеффер» базисінде жүзеге асыру айтарлықтай қарапайым, өйткені ақиқат кестесінде әрбір кіріс үшін тек бір ғана бірлік бар. 1.2 суретте дешифратордың шығыстарының бірінде сигналдың пайда болуының құрылымдық схемасы келтірілген (f5сигналы 5-ші шығыста):

(6)

7

Сурет1.2 Үш кірісті дешифратордың 5-ші шығысында сигналдың пайда болуының құрылымдық схемасы

Келтірілген нобайдан түрлендіру логикасын тек 2 элемент қана орындайтыны көрініп тұр, бұл кезде 1-ші элемент x1 сигналының инверсиясын алу үшін қызмет етеді, ал 3-ші элемент 2-ші элементтен алынған функцияның инверсиялық мәнін тураға түрлендіреді.

Көптеген сақтау элементтері, мысалы, триггелік схемалар, сигналды парафазалық код түрінде алуға мүмкіндік береді, яғни екі шығысты болады, біреуінде сигнал тура, ал екіншісінде инверсиялық мән. Бұл – схемадағы 1-ші элементті алып тастауға мүмкіндік береді. Егер шығыс сигналдарының мәндері 1.1 кестесінде келтірілгенге қатысты инверсиялық түрде болады деп болжасақ, онда 3-ші элементтің қажетті болмайды.

Шынайы интегралды микросхемалардың көбінде инверсиялық шығысты дешифраторлар жүзеге асырылған. Мұндай дешифратордың белгіленуі 1.3 суретте көрсетілген.

Сурет1.3Инверсиялық шығысты дешифратордың шартты графикалық белгіленуі

Мұндай дешифратордың шығыстарында құрамында бір нөл және тек бір ғана нөл бар унитарлы код пайда болады. Мысалы, егер кіріс сигналы 1102=610 болса, онда 1.3 суретте келтірілген дешифратордың шығыстары 10111111 қалпында болады, яғни 6 шығысы басқа шығыстардан өзгеше мәнге ие болады.

Дешифраторлар әртүрлі компьютерлердің құрылымдарында кеңінен қолданылады. Ең алдымен, олар есте сақтау құрылғысының ақпаратты жазу немесе оқу кезінде пайдаланылатын ұяшығын таңдау үшін қолданылады. Адрестік кодтар разрядтарының бір бөлігі бөлек интегралдық схема жүзінде орындалған дешифраторлармен дешифраторлануы мүмкін, ал разрядтардың басқа бөлігі (әдетте кіші бөлігі) есте сақтау құрылғысының үлкен интегралдық схемасына тікелей қосылған дешифраторлардың көмегімен дешифраторланады. Сондай-ақ дешифраторлар басқару құрылғыларында операцияның орындалуын анықтау үшін, импульстерді тарату құрылғыларын жасауда және де басқа блоктарда қолданыс табуда.

Шифраторлар

Шифратор – 2nкірісі бар және n шығысы бар, функциялары көбіне дешифратор функцияларына қарсы келетін схема (1.4 сурет). Бұл комбинациялық схема өзінің кірісіндегі унитарлық кодқа сәйкес шығысында позициялық код құрастырады (1.2 кесте).

Сурет 1.44 кірісті шифратордың шартты графикаық белгіленуі

7

Сурет1.2 Үш кірісті дешифратордың 5-ші шығысында сигналдың пайда болуының құрылымдық схемасы

Келтірілген нобайдан түрлендіру логикасын тек 2 элемент қана орындайтыны көрініп тұр, бұл кезде 1-ші элемент x1 сигналының инверсиясын алу үшін қызмет етеді, ал 3-ші элемент 2-ші элементтен алынған функцияның инверсиялық мәнін тураға түрлендіреді.

Көптеген сақтау элементтері, мысалы, триггелік схемалар, сигналды парафазалық код түрінде алуға мүмкіндік береді, яғни екі шығысты болады, біреуінде сигнал тура, ал екіншісінде инверсиялық мән. Бұл – схемадағы 1-ші элементті алып тастауға мүмкіндік береді. Егер шығыс сигналдарының мәндері 1.1 кестесінде келтірілгенге қатысты инверсиялық түрде болады деп болжасақ, онда 3-ші элементтің қажетті болмайды.

Шынайы интегралды микросхемалардың көбінде инверсиялық шығысты дешифраторлар жүзеге асырылған. Мұндай дешифратордың белгіленуі 1.3 суретте көрсетілген.

Сурет1.3Инверсиялық шығысты дешифратордың шартты графикалық белгіленуі

Мұндай дешифратордың шығыстарында құрамында бір нөл және тек бір ғана нөл бар унитарлы код пайда болады. Мысалы, егер кіріс сигналы 1102=610болса, онда 1.3 суретте келтірілген дешифратордың шығыстары 10111111 қалпында болады, яғни 6 шығысы басқа шығыстардан өзгеше мәнге ие болады.

Дешифраторлар әртүрлі компьютерлердің құрылымдарында кеңінен қолданылады. Ең алдымен, олар есте сақтау құрылғысының ақпаратты жазу немесе оқу кезінде пайдаланылатын ұяшығын таңдау үшін қолданылады. Адрестік кодтар разрядтарының бір бөлігі бөлек интегралдық схема жүзінде орындалған дешифраторлармен дешифраторлануы мүмкін, ал разрядтардың басқа бөлігі (әдетте кіші бөлігі) есте сақтау құрылғысының үлкен интегралдық схемасына тікелей қосылған дешифраторлардың көмегімен дешифраторланады. Сондай-ақ дешифраторлар басқару құрылғыларында операцияның орындалуын анықтау үшін, импульстерді тарату құрылғыларын жасауда және де басқа блоктарда қолданыс табуда.

Шифраторлар

Шифратор – 2nкірісі бар және n шығысы бар, функциялары көбіне дешифратор функцияларына қарсы келетін схема (1.4 сурет). Бұл комбинациялық схема өзінің кірісіндегі унитарлық кодқа сәйкес шығысында позициялық код құрастырады (1.2 кесте).

Сурет 1.44 кірісті шифратордың шартты графикаық белгіленуі

7

Сурет1.2 Үш кірісті дешифратордың 5-ші шығысында сигналдың пайда болуының құрылымдық схемасы

Келтірілген нобайдан түрлендіру логикасын тек 2 элемент қана орындайтыны көрініп тұр, бұл кезде 1-ші элемент x1 сигналының инверсиясын алу үшін қызмет етеді, ал 3-ші элемент 2-ші элементтен алынған функцияның инверсиялық мәнін тураға түрлендіреді.

Көптеген сақтау элементтері, мысалы, триггелік схемалар, сигналды парафазалық код түрінде алуға мүмкіндік береді, яғни екі шығысты болады, біреуінде сигнал тура, ал екіншісінде инверсиялық мән. Бұл – схемадағы 1-ші элементті алып тастауға мүмкіндік береді. Егер шығыс сигналдарының мәндері 1.1 кестесінде келтірілгенге қатысты инверсиялық түрде болады деп болжасақ, онда 3-ші элементтің қажетті болмайды.

Шынайы интегралды микросхемалардың көбінде инверсиялық шығысты дешифраторлар жүзеге асырылған. Мұндай дешифратордың белгіленуі 1.3 суретте көрсетілген.

Сурет1.3Инверсиялық шығысты дешифратордың шартты графикалық белгіленуі

Мұндай дешифратордың шығыстарында құрамында бір нөл және тек бір ғана нөл бар унитарлы код пайда болады. Мысалы, егер кіріс сигналы 1102=610болса, онда 1.3 суретте келтірілген дешифратордың шығыстары 10111111 қалпында болады, яғни 6 шығысы басқа шығыстардан өзгеше мәнге ие болады.

Дешифраторлар әртүрлі компьютерлердің құрылымдарында кеңінен қолданылады. Ең алдымен, олар есте сақтау құрылғысының ақпаратты жазу немесе оқу кезінде пайдаланылатын ұяшығын таңдау үшін қолданылады. Адрестік кодтар разрядтарының бір бөлігі бөлек интегралдық схема жүзінде орындалған дешифраторлармен дешифраторлануы мүмкін, ал разрядтардың басқа бөлігі (әдетте кіші бөлігі) есте сақтау құрылғысының үлкен интегралдық схемасына тікелей қосылған дешифраторлардың көмегімен дешифраторланады. Сондай-ақ дешифраторлар басқару құрылғыларында операцияның орындалуын анықтау үшін, импульстерді тарату құрылғыларын жасауда және де басқа блоктарда қолданыс табуда.

Шифраторлар

Шифратор – 2nкірісі бар және n шығысы бар, функциялары көбіне дешифратор функцияларына қарсы келетін схема (1.4 сурет). Бұл комбинациялық схема өзінің кірісіндегі унитарлық кодқа сәйкес шығысында позициялық код құрастырады (1.2 кесте).

Сурет 1.44 кірісті шифратордың шартты графикаық белгіленуі

(7)

8 1.2 кесте

Кірістері Шығыстары

3 2 1 0 1 0

0 0 0 1 0 0

0 0 1 х 0 1

0 1 x х 1 0

1 х x х 1 1

Триггер

Триггер – екі тұрақты қалпы бар электрондық схемасы. Бір тұрақты қалыптан екіншісіне ауысу секірмелі түрде басқару сигналдарының әсерінен жүзеге асады. Сондай- ақ секірмелі түрде триггер шығысындағы кернеудің деңгейі өзгереді.

Триггерлер регистрлерді, санауыштарды және сақтау функциясы бар басқа элементтерді құрастыру үшін негіз боп қызмет етеді.

Кез келген триггердің басты бөлігі есте сақтау ұяшығы болып табылады. «ЖӘНЕ- ЕМЕС» элементтерінен құрастырылған есте сақтау ұяшығының (ЕСҰ) схемасы 1.5 суретте келтірілген.

1.5 сурет«ЖӘНЕ-ЕМЕС» элементтерінен құрастырылған есте сақтау ұяшығы S (Set) кіріс сигналы ЕСҰ «1» (Q1,Q 0) қалпына орнату үшін қызмет етеді. R (Reset) белгісі ЕСҰ «0» (Q0,Q 1) қалпына орнатады. Олар үшін белсенді мәндер болып төменгі деңгейлі сигнал болып табылады.

ЕСҰ кірісіне S=0, R=1 белгілері берілген болсын. Сонда ЕСҰ кез келген бастапқы қалпында 1-ші элементінің шығысында жоғары деңгейлі кернеу орнатылады. 2-ші элементтің кірісіне Q және R мәндері келетіндіктен, оның шығысында төменгі деңгейлі сигнал болады. Осылайша ЕСҰ «1» қалпына келеді.

Осыған ұқсас, S=1, R=0 ЕСҰ, Q0,Q 1, яғни «0» қалпына өтеді.

Егер S=1, R=1, онда ЕСҰ қалпы оның алдындағы қалпымен анықталады. Егер ЕСҰ

«1» қалпында болған болса, онда Q 0белгісі, 1-ші элементтің кірісіне барып, оның шығысындағы Q1қалпын растайды. 2-ші элементтің кірісіне тек жоғарғы деңгейдегі белгі ғана келеді. Сондықтан оның шығысы Q=0 қалпында болады, яғни, өзгермейді. Егер ЕСҰ «0» қалпында болса, онда Q=0 белгі, 2-ші элементтің кірісіне келіп, оның шығысындағы Q 1қалпын растайды. Өз кезегінде, 1-ші элементтің шығысы да өзгеріссіз қалады. Осылайша бұл кіріс белгілерінің комбинациясы сақтау режиміне сәйкес келеді.

8 1.2 кесте

Кірістері Шығыстары

3 2 1 0 1 0

0 0 0 1 0 0

0 0 1 х 0 1

0 1 x х 1 0

1 х x х 1 1

Триггер

Триггер – екі тұрақты қалпы бар электрондық схемасы. Бір тұрақты қалыптан екіншісіне ауысу секірмелі түрде басқару сигналдарының әсерінен жүзеге асады. Сондай- ақ секірмелі түрде триггер шығысындағы кернеудің деңгейі өзгереді.

Триггерлер регистрлерді, санауыштарды және сақтау функциясы бар басқа элементтерді құрастыру үшін негіз боп қызмет етеді.

Кез келген триггердің басты бөлігі есте сақтау ұяшығы болып табылады. «ЖӘНЕ- ЕМЕС» элементтерінен құрастырылған есте сақтау ұяшығының (ЕСҰ) схемасы 1.5 суретте келтірілген.

1.5 сурет«ЖӘНЕ-ЕМЕС» элементтерінен құрастырылған есте сақтау ұяшығы S (Set) кіріс сигналы ЕСҰ «1» (Q1,Q 0) қалпына орнату үшін қызмет етеді. R (Reset) белгісі ЕСҰ «0» (Q0,Q 1) қалпына орнатады. Олар үшін белсенді мәндер болып төменгі деңгейлі сигнал болып табылады.

ЕСҰ кірісіне S=0, R=1 белгілері берілген болсын. Сонда ЕСҰ кез келген бастапқы қалпында 1-ші элементінің шығысында жоғары деңгейлі кернеу орнатылады. 2-ші элементтің кірісіне Q және R мәндері келетіндіктен, оның шығысында төменгі деңгейлі сигнал болады. Осылайша ЕСҰ «1» қалпына келеді.

Осыған ұқсас, S=1, R=0 ЕСҰ, Q0,Q 1, яғни «0» қалпына өтеді.

Егер S=1, R=1, онда ЕСҰ қалпы оның алдындағы қалпымен анықталады. Егер ЕСҰ

«1» қалпында болған болса, онда Q 0белгісі, 1-ші элементтің кірісіне барып, оның шығысындағы Q1қалпын растайды. 2-ші элементтің кірісіне тек жоғарғы деңгейдегі белгі ғана келеді. Сондықтан оның шығысы Q=0 қалпында болады, яғни, өзгермейді. Егер ЕСҰ «0» қалпында болса, онда Q=0 белгі, 2-ші элементтің кірісіне келіп, оның шығысындағы Q 1қалпын растайды. Өз кезегінде, 1-ші элементтің шығысы да өзгеріссіз қалады. Осылайша бұл кіріс белгілерінің комбинациясы сақтау режиміне сәйкес келеді.

8 1.2 кесте

Кірістері Шығыстары

3 2 1 0 1 0

0 0 0 1 0 0

0 0 1 х 0 1

0 1 x х 1 0

1 х x х 1 1

Триггер

Триггер – екі тұрақты қалпы бар электрондық схемасы. Бір тұрақты қалыптан екіншісіне ауысу секірмелі түрде басқару сигналдарының әсерінен жүзеге асады. Сондай- ақ секірмелі түрде триггер шығысындағы кернеудің деңгейі өзгереді.

Триггерлер регистрлерді, санауыштарды және сақтау функциясы бар басқа элементтерді құрастыру үшін негіз боп қызмет етеді.

Кез келген триггердің басты бөлігі есте сақтау ұяшығы болып табылады. «ЖӘНЕ- ЕМЕС» элементтерінен құрастырылған есте сақтау ұяшығының (ЕСҰ) схемасы 1.5 суретте келтірілген.

1.5 сурет«ЖӘНЕ-ЕМЕС» элементтерінен құрастырылған есте сақтау ұяшығы S (Set) кіріс сигналы ЕСҰ «1» (Q1,Q 0) қалпына орнату үшін қызмет етеді. R (Reset) белгісі ЕСҰ «0» (Q0,Q 1) қалпына орнатады. Олар үшін белсенді мәндер болып төменгі деңгейлі сигнал болып табылады.

ЕСҰ кірісіне S=0, R=1 белгілері берілген болсын. Сонда ЕСҰ кез келген бастапқы қалпында 1-ші элементінің шығысында жоғары деңгейлі кернеу орнатылады. 2-ші элементтің кірісіне Q және R мәндері келетіндіктен, оның шығысында төменгі деңгейлі сигнал болады. Осылайша ЕСҰ «1» қалпына келеді.

Осыған ұқсас, S=1, R=0 ЕСҰ, Q0,Q 1, яғни «0» қалпына өтеді.

Егер S=1, R=1, онда ЕСҰ қалпы оның алдындағы қалпымен анықталады. Егер ЕСҰ

«1» қалпында болған болса, онда Q 0белгісі, 1-ші элементтің кірісіне барып, оның шығысындағы Q1қалпын растайды. 2-ші элементтің кірісіне тек жоғарғы деңгейдегі белгі ғана келеді. Сондықтан оның шығысы Q=0 қалпында болады, яғни, өзгермейді. Егер ЕСҰ «0» қалпында болса, онда Q=0 белгі, 2-ші элементтің кірісіне келіп, оның шығысындағы Q 1қалпын растайды. Өз кезегінде, 1-ші элементтің шығысы да өзгеріссіз қалады. Осылайша бұл кіріс белгілерінің комбинациясы сақтау режиміне сәйкес келеді.

(8)

9

Егер S и R кірісіне төменгі деңгейлі белгілер берілген болса, ( S = R = 0), онда 1-ші және 2-ші элементтерінің шығысындағы белгілері жоғары болады (Q = Q 1). ЕСҰ сақтау ( S = R = 1) режиміне ауыстыру кезінде 1-ші және 2-ші шығыс элементтері кез келген қалыпқа орнатылуы мүмкін. Сондықтан S = R = 0 белгілерінің комбинациялары басқару кірістерінде қолданылмайды.

Триггерлік схеманың жұмысы комбинациялық логикалық схема сияқты ақиқат кестесімен емес, өту кестесімен анықталады. Өту кестесі кіріс белгілерінің оның қазіргі қалпына тәуелді қалпы өзгерген кездегі триггер қалпының өзгеруін көрсетеді. 1.5 суретте көрсетілген есте сақтау ұяшығының кестесі 1.3 кестеде көрсетілген.

1.3 кесте

S R Q(t+1) Функция

0 0 х Тыйым салынған

комбинация 0 1 1 "1" орнатылуы 1 0 0 "0" орнатыуы

1 1 Q(t) Сақтау

Осындай есте сақтау ұяшығы «НЕМЕСЕ-ЕМЕС» элементтерінде құрастырыла алады.

Мұндай есте сақтау ұяшықтарын синхронды триггерлер схемасы базасында құрастырылатын қарапайым асинхронды триггерлер ретінде қарастыруға болады.

Триггерлерді әртүрлі белгілері бойынша классификациялауға болады, мысалы 1.6 суретте көрсетілгендей.

Сурет 1.6.Триггерлік схемалардың классификациясы

Триггер синхронды деп аталады, егер оның өту кестесі ең болмағанда бір басқару кірісі бойынша синхронизациялайтын белгінің әсерінен жасалатын болса.

Синхронды бірсатылы триггердің ұйымдастырылуын қарастырайық (1.7 сурет).

(9)

10

Сурет 1.7.Синхронды бірсатылы триггердің жалпылама схемасы.

Синхронды бірсатылы триггердің негізін жоғарыда қарастырылған есте сақтау ұяшығы (1-ші, 2-ші элементтер) құрайды. Комбинациялық схема триггердің басқару сигналдарын түрлендіреді, сондай-ақ триггерлердің кейбір типтері үшін, ЕСҰ шығысындағы Q және

Q сигналдарын ЕСҰ кірісіндегі S және R сигналдарына түрлендіреді. С синхросигналы 1-ші және 2-ші элементтерінің кірісіне ЕСҰ қандайда бір қалыпқа орнататын S және R сигналдарының берілуіне рұқсат етеді. Синхросигналдың белсенді емес мәні ЕСҰ кірісінде S = R = 1 басқару сигналдарымен қамтамасыз етеді, бұл оның сақтау режиміне сәйкес келеді.

Синхронды бірсатылы RS-триггердің схемасы 1.8 суретте көрсетілген. Оның өту кестесі 1.4 кестеде келтірілген.

Сурет 1.8. Синхронды бірсатылы RS-триггер

1.4. кесте

R S Q(t+1) Функция

0 0 Q(t) Сақтау

0 1 1 "1"-ге орнату 1 0 0 "0"-ге орнату

1 1 х Тыйым салынған комбинация

Бұл берілген өту кестесі С синхросигналының белсенді деңгейінде ғана (берілген ұйым үшін бұл С=1) жүзеге асатынын тағы атап өтейік. С=0 болғанда 3-ші және 4-ші

10

Сурет 1.7.Синхронды бірсатылы триггердің жалпылама схемасы.

Синхронды бірсатылы триггердің негізін жоғарыда қарастырылған есте сақтау ұяшығы (1-ші, 2-ші элементтер) құрайды. Комбинациялық схема триггердің басқару сигналдарын түрлендіреді, сондай-ақ триггерлердің кейбір типтері үшін, ЕСҰ шығысындағы Q және

Q сигналдарын ЕСҰ кірісіндегі S және R сигналдарына түрлендіреді. С синхросигналы 1-ші және 2-ші элементтерінің кірісіне ЕСҰ қандайда бір қалыпқа орнататын S және R сигналдарының берілуіне рұқсат етеді. Синхросигналдың белсенді емес мәні ЕСҰ кірісінде S = R = 1 басқару сигналдарымен қамтамасыз етеді, бұл оның сақтау режиміне сәйкес келеді.

Синхронды бірсатылы RS-триггердің схемасы 1.8 суретте көрсетілген. Оның өту кестесі 1.4 кестеде келтірілген.

Сурет 1.8. Синхронды бірсатылы RS-триггер

1.4. кесте

R S Q(t+1) Функция

0 0 Q(t) Сақтау

0 1 1 "1"-ге орнату 1 0 0 "0"-ге орнату

1 1 х Тыйым салынған комбинация

Бұл берілген өту кестесі С синхросигналының белсенді деңгейінде ғана (берілген ұйым үшін бұл С=1) жүзеге асатынын тағы атап өтейік. С=0 болғанда 3-ші және 4-ші

10

Сурет 1.7.Синхронды бірсатылы триггердің жалпылама схемасы.

Синхронды бірсатылы триггердің негізін жоғарыда қарастырылған есте сақтау ұяшығы (1-ші, 2-ші элементтер) құрайды. Комбинациялық схема триггердің басқару сигналдарын түрлендіреді, сондай-ақ триггерлердің кейбір типтері үшін, ЕСҰ шығысындағы Q және

Q сигналдарын ЕСҰ кірісіндегі S және R сигналдарына түрлендіреді. С синхросигналы 1-ші және 2-ші элементтерінің кірісіне ЕСҰ қандайда бір қалыпқа орнататын S және R сигналдарының берілуіне рұқсат етеді. Синхросигналдың белсенді емес мәні ЕСҰ кірісінде S = R = 1 басқару сигналдарымен қамтамасыз етеді, бұл оның сақтау режиміне сәйкес келеді.

Синхронды бірсатылы RS-триггердің схемасы 1.8 суретте көрсетілген. Оның өту кестесі 1.4 кестеде келтірілген.

Сурет 1.8. Синхронды бірсатылы RS-триггер

1.4. кесте

R S Q(t+1) Функция

0 0 Q(t) Сақтау

0 1 1 "1"-ге орнату 1 0 0 "0"-ге орнату

1 1 х Тыйым салынған комбинация

Бұл берілген өту кестесі С синхросигналының белсенді деңгейінде ғана (берілген ұйым үшін бұл С=1) жүзеге асатынын тағы атап өтейік. С=0 болғанда 3-ші және 4-ші

(10)

11

элементтерінің шығыстары (1.8 сурет) «1» қалпында болады, бұл 1-ші және 2-ші элементтерінде іске асырылған ЕСҰ сақтау режиміне сәйкес келеді.

JK- және D- триггерлерінің өту кестесі 1.5 және 1.6 кестелерінде сәйкесінше келтірілген.

1.5. кесте

J K Q(t+1) Функция

0 0 Q(t) Сақтау

0 1 1 "0"-ге орнатылуы 1 0 0 "1"-ге орнатылуы

1 1

Q(t) Алдыңғы қалыпты инверсиялау

1.6. кесте

D Q(t+1) Функция

0 0 "0"-ге орнатылуы 1 1 "1"-ге

орнатылуы

1.8 суретте көрсетілген триггер ЕСҰ басқару сигналдары синхронизация кірісіндегі жоғары деңгейлі сигнал кезінде S және R кірістерін белсендендіретін статикалақ синхронизацияға ие. Оның шартты графикалық белгіленуі 1.9 а-суретте келтірілген.

Триггерлердің синхронизацияның басқа типтерін қолданатын шартты графикалық белгіленулері 1.9, б,в,г-суретте көрсетілген.

1.9 б-суретте синхросигналдың белсенді деңгейі төмен болғандағы статикалық синхронизациялы триггердің шартты графикалық белгіленуі келтірілген. Динамикалық синхронизациялы триггерлердің шартты графикалық белгіленуі 1.9 в және 1.9 г- суреттерінде көрсетілген. Бірінші жағдайда триггердің күйінің келіп түскен басқару сигналдарының әсерінен өзгеруі синхронизациялайтын белгінің төменгі деңгейден жоғарыға ауыстырылуы кезінде ғана болады. Ал екіншісінде жоғарғы деңгейден төменгі деңгейге ауыстырылған кезде болады. Синхросигнал деңгейінің тұрақты мәнінде динамикалық синхронизациялы триггердің шығысындағы күйі оның кірісіндегі кез келген басқару сигналдарының өзгерісі кезінде өзгермейді.

Сурет 1.9. Әртүрлі синхронизациялы RS-триггердің шартты графикалық белгіленуі: а – статикалық синхронизация; б – статикалық инверсиялық синхронизация; в – синхросигналдың алдыңғы бетті динамикалық синхронизация; г – артқы бетті динамикалық синхронизация.

Идеалдандырылған (кедергілерді ескерусіз) әртүрлі типті синхронизациялы RS- триггердің жұмысының уақыттық диаграммасы 1.10 суретте келтірілген.

11

элементтерінің шығыстары (1.8 сурет) «1» қалпында болады, бұл 1-ші және 2-ші элементтерінде іске асырылған ЕСҰ сақтау режиміне сәйкес келеді.

JK- және D- триггерлерінің өту кестесі 1.5 және 1.6 кестелерінде сәйкесінше келтірілген.

1.5. кесте

J K Q(t+1) Функция

0 0 Q(t) Сақтау

0 1 1 "0"-ге орнатылуы 1 0 0 "1"-ге орнатылуы

1 1

Q(t) Алдыңғы қалыпты инверсиялау

1.6. кесте

D Q(t+1) Функция

0 0 "0"-ге орнатылуы 1 1 "1"-ге

орнатылуы

1.8 суретте көрсетілген триггер ЕСҰ басқару сигналдары синхронизация кірісіндегі жоғары деңгейлі сигнал кезінде S және R кірістерін белсендендіретін статикалақ синхронизацияға ие. Оның шартты графикалық белгіленуі 1.9 а-суретте келтірілген.

Триггерлердің синхронизацияның басқа типтерін қолданатын шартты графикалық белгіленулері 1.9, б,в,г-суретте көрсетілген.

1.9 б-суретте синхросигналдың белсенді деңгейі төмен болғандағы статикалық синхронизациялы триггердің шартты графикалық белгіленуі келтірілген. Динамикалық синхронизациялы триггерлердің шартты графикалық белгіленуі 1.9 в және 1.9 г- суреттерінде көрсетілген. Бірінші жағдайда триггердің күйінің келіп түскен басқару сигналдарының әсерінен өзгеруі синхронизациялайтын белгінің төменгі деңгейден жоғарыға ауыстырылуы кезінде ғана болады. Ал екіншісінде жоғарғы деңгейден төменгі деңгейге ауыстырылған кезде болады. Синхросигнал деңгейінің тұрақты мәнінде динамикалық синхронизациялы триггердің шығысындағы күйі оның кірісіндегі кез келген басқару сигналдарының өзгерісі кезінде өзгермейді.

Сурет 1.9. Әртүрлі синхронизациялы RS-триггердің шартты графикалық белгіленуі: а – статикалық синхронизация; б – статикалық инверсиялық синхронизация; в – синхросигналдың алдыңғы бетті динамикалық синхронизация; г – артқы бетті динамикалық синхронизация.

Идеалдандырылған (кедергілерді ескерусіз) әртүрлі типті синхронизациялы RS- триггердің жұмысының уақыттық диаграммасы 1.10 суретте келтірілген.

11

элементтерінің шығыстары (1.8 сурет) «1» қалпында болады, бұл 1-ші және 2-ші элементтерінде іске асырылған ЕСҰ сақтау режиміне сәйкес келеді.

JK- және D- триггерлерінің өту кестесі 1.5 және 1.6 кестелерінде сәйкесінше келтірілген.

1.5. кесте

J K Q(t+1) Функция

0 0 Q(t) Сақтау

0 1 1 "0"-ге орнатылуы 1 0 0 "1"-ге орнатылуы

1 1

Q(t) Алдыңғы қалыпты инверсиялау

1.6. кесте

D Q(t+1) Функция

0 0 "0"-ге орнатылуы 1 1 "1"-ге

орнатылуы

1.8 суретте көрсетілген триггер ЕСҰ басқару сигналдары синхронизация кірісіндегі жоғары деңгейлі сигнал кезінде S және R кірістерін белсендендіретін статикалақ синхронизацияға ие. Оның шартты графикалық белгіленуі 1.9 а-суретте келтірілген.

Триггерлердің синхронизацияның басқа типтерін қолданатын шартты графикалық белгіленулері 1.9, б,в,г-суретте көрсетілген.

1.9 б-суретте синхросигналдың белсенді деңгейі төмен болғандағы статикалық синхронизациялы триггердің шартты графикалық белгіленуі келтірілген. Динамикалық синхронизациялы триггерлердің шартты графикалық белгіленуі 1.9 в және 1.9 г- суреттерінде көрсетілген. Бірінші жағдайда триггердің күйінің келіп түскен басқару сигналдарының әсерінен өзгеруі синхронизациялайтын белгінің төменгі деңгейден жоғарыға ауыстырылуы кезінде ғана болады. Ал екіншісінде жоғарғы деңгейден төменгі деңгейге ауыстырылған кезде болады. Синхросигнал деңгейінің тұрақты мәнінде динамикалық синхронизациялы триггердің шығысындағы күйі оның кірісіндегі кез келген басқару сигналдарының өзгерісі кезінде өзгермейді.

Сурет 1.9. Әртүрлі синхронизациялы RS-триггердің шартты графикалық белгіленуі: а – статикалық синхронизация; б – статикалық инверсиялық синхронизация; в – синхросигналдың алдыңғы бетті динамикалық синхронизация; г – артқы бетті динамикалық синхронизация.

Идеалдандырылған (кедергілерді ескерусіз) әртүрлі типті синхронизациялы RS- триггердің жұмысының уақыттық диаграммасы 1.10 суретте келтірілген.

(11)

12

Сурет 1.10.Әртүрлі типті синсинхронизациялы RS-тригер жұмысының уақыттық диаграммасы: Qа – статикалық синхронизация; Qб– статикалық инверсиялық синхронизация; Qв –динамикалық синхронизация синхросигналдың алдыңғы фронтымен;

Qг– динамикалық синхронизация синхросигналдың артқы фронтымен.

Жоғарыда көрсетілгендей, синхронды триггер, синхронизацияның сигнал беру кезінде оның күйіне әсер ететін басқарушы кiрістерден басқа, оның күйіне тікелей әсер ететін кірістерге ие. Олар әдетте триггерді қосу үшін қолданылады, немесе синхросигналдың бастапқы күйін тізбектей қосу алдында қолданылады. "0"-ге және "1"-ге орнату асинхронды кірісті синхронды RS –триггердің схемасы 1.11. суретте көрсетілген, ал оның шартты-графикалық белгіленуі 1.12. суретте көрсетілген.

Сурет 1.11. Асинхронды орнату кірісі бар синхронды бір сатылы RS-триггер

Сурет 1.12.Асинхронды орнату кірісі бар синхронды бір сатылы RS-триггердің шартты- графикалық белгіленуі

12

Сурет 1.10.Әртүрлі типті синсинхронизациялы RS-тригер жұмысының уақыттық диаграммасы: Qа – статикалық синхронизация; Qб– статикалық инверсиялық синхронизация; Qв –динамикалық синхронизация синхросигналдың алдыңғы фронтымен;

Qг– динамикалық синхронизация синхросигналдың артқы фронтымен.

Жоғарыда көрсетілгендей, синхронды триггер, синхронизацияның сигнал беру кезінде оның күйіне әсер ететін басқарушы кiрістерден басқа, оның күйіне тікелей әсер ететін кірістерге ие. Олар әдетте триггерді қосу үшін қолданылады, немесе синхросигналдың бастапқы күйін тізбектей қосу алдында қолданылады. "0"-ге және "1"-ге орнату асинхронды кірісті синхронды RS –триггердің схемасы 1.11. суретте көрсетілген, ал оның шартты-графикалық белгіленуі 1.12. суретте көрсетілген.

Сурет 1.11. Асинхронды орнату кірісі бар синхронды бір сатылы RS-триггер

Сурет 1.12.Асинхронды орнату кірісі бар синхронды бір сатылы RS-триггердің шартты- графикалық белгіленуі

12

Сурет 1.10.Әртүрлі типті синсинхронизациялы RS-тригер жұмысының уақыттық диаграммасы: Qа – статикалық синхронизация; Qб– статикалық инверсиялық синхронизация; Qв –динамикалық синхронизация синхросигналдың алдыңғы фронтымен;

Qг– динамикалық синхронизация синхросигналдың артқы фронтымен.

Жоғарыда көрсетілгендей, синхронды триггер, синхронизацияның сигнал беру кезінде оның күйіне әсер ететін басқарушы кiрістерден басқа, оның күйіне тікелей әсер ететін кірістерге ие. Олар әдетте триггерді қосу үшін қолданылады, немесе синхросигналдың бастапқы күйін тізбектей қосу алдында қолданылады. "0"-ге және "1"-ге орнату асинхронды кірісті синхронды RS –триггердің схемасы 1.11. суретте көрсетілген, ал оның шартты-графикалық белгіленуі 1.12. суретте көрсетілген.

Сурет 1.11. Асинхронды орнату кірісі бар синхронды бір сатылы RS-триггер

Сурет 1.12.Асинхронды орнату кірісі бар синхронды бір сатылы RS-триггердің шартты- графикалық белгіленуі

Ақпарат көздері

СӘЙКЕС КЕЛЕТІН ҚҰЖАТТАР

жауап алу бұл кез келген уақытта орын ала- тын алғашқы тергеу әрекеттерінің бірі және ең алдымен тергеуші мен сезікті, айыпталушы.. ара сындағы қарым-қатынас немесе

1. Компьютермен жұмыс жасау кезінде бұл экранда болады және дербес компьютерлер үшін қазіргі операциялық жүйенің атауында негіз.. в) иілгіш

Сондықтан да 1757 жылы Цянь-лун қазақ қоныстары цин əскерлері жаулап алған аумақтың бөлігі емес, ал билеушілерінің өздері жəне ең алдымен Абылай хан империяның бодандары емес деп